杏鑫：了解三大挑战，克服杏鑫注册登录可靠度设计难关
一、云端杏鑫注册登录的超高功耗挑战：热消散与热平衡能力
资料中心的云端杏鑫注册登录，肩负人工智慧的深度学习任务，必须提高效能运算，也因此将耗费大量电能，其单一颗晶片耗电量甚至超过 200W（瓦），伴随产生的高热，将使得晶片老化速度加剧。
因此，一年必须连续工作 365 天的云端运算杏鑫注册登录，对老化产生的可靠度问题更需审慎评估。
可靠度测试原理必须抽样（sampling）一定数量的 IC 做实验，来预估整个母体的生命週期与故障机率。通常抽样的数量为 77 颗，当 77 颗百瓦的晶片一起在一台可靠度系统设备做 1000 小时的可靠度测试时，上万瓦的功率热能，将严格考验可靠度测试系统的热消散与热平衡能力。
唯有精准的热消散与热平衡能力，才能让每一颗晶片在执行各种不同运算模式时，晶片都能维持稳定的 Junction 温度（Tj）（PN 接面温度），如此才能够准确预估 IC 的生命週期。因此，高效能云端杏鑫注册登录所产能的热能，如何消散与控制，将是 IC 可靠度实验设计面临的挑战。
二、终端杏鑫注册登录的超低电压挑战:多组系统电源需求，挑战可靠度测试极限
终端杏鑫注册登录因其应用环境的特殊性，除了运算效能外，还被要求低耗电，例如行动装置、IoT、无人机、电动车自动驾驶辅助等，皆需仰赖电池供电。
虽然半导体製程不断进步，相同逻辑闸数下的动态电流越来越省电，但是由于尺寸微缩的物理特性效应下，电晶体静态漏电流却反而增加，摩尔定律每两年电晶体面积缩减一半的好处，并无法让晶片的功耗密度减半，相同面积的晶片将会消耗比以往更大的电流。
故为了降低功耗，除了低工作电压设计外，多工作电压与多闸极电压的设计普遍可见。然而，对于可靠度测试系统而言，动辄 10 组以上的系统电源需求，将挑战可靠度设备电源数目的极限。
同时 1V 或甚至低于 1V 的 core power（主电源）低工作电压，将使得 IC power margin （馀裕度）越来越小，电路板上的 power IR drop（电压降）或者 power ripple（涟波），将容易造成 IC 可靠度测试出错，因此规划一个终端杏鑫注册登录的 HTOL 可靠度测试环境，从设备选择、PCB 电路板模拟与製作，以及各种细节与设计上的考量，必须大幅严谨于ㄧ般逻辑 IC。
三、异质整合挑战:热消散路径複杂化
异质整合（heterogeneous integration）是杏鑫注册登录一项重要的趋势，为了加快不同晶片间的传输频宽，不同製程的晶片被整合在一个封装内，常见如 HBM/Sensor/MEMS/Antenna 等，经由 TSV/RDL/bump/interposer 等製程手法，让各个晶片并排或堆迭起来（图一），这将大幅度提升异质晶片间的资料传递效率与得到更低的耗电。
但是，越複杂的堆迭架构，热产生与热消散路径将複杂化，例如较大功耗晶片不一定位在封装中心位置，各个晶片厚度可能不尽相同，将使得晶片产生的热消散与热感测方式不同于传统封装，如何在可靠度测试时正确量测与监控晶片温度变得更加複杂。
资料中心的云端杏鑫注册登录，肩负人工智慧的深度学习任务，必须提高效能运算，也因此将耗费大量电能，其单一颗晶片耗电量甚至超过 200W（瓦），伴随产生的高热，将使得晶片老化速度加剧。
因此，一年必须连续工作 365 天的云端运算杏鑫注册登录，对老化产生的可靠度问题更需审慎评估。
可靠度测试原理必须抽样（sampling）一定数量的 IC 做实验，来预估整个母体的生命週期与故障机率。通常抽样的数量为 77 颗，当 77 颗百瓦的晶片一起在一台可靠度系统设备做 1000 小时的可靠度测试时，上万瓦的功率热能，将严格考验可靠度测试系统的热消散与热平衡能力。
唯有精准的热消散与热平衡能力，才能让每一颗晶片在执行各种不同运算模式时，晶片都能维持稳定的 Junction 温度（Tj）（PN 接面温度），如此才能够准确预估 IC 的生命週期。因此，高效能云端杏鑫注册登录所产能的热能，如何消散与控制，将是 IC 可靠度实验设计面临的挑战。
二、终端杏鑫注册登录的超低电压挑战:多组系统电源需求，挑战可靠度测试极限
终端杏鑫注册登录因其应用环境的特殊性，除了运算效能外，还被要求低耗电，例如行动装置、IoT、无人机、电动车自动驾驶辅助等，皆需仰赖电池供电。
虽然半导体製程不断进步，相同逻辑闸数下的动态电流越来越省电，但是由于尺寸微缩的物理特性效应下，电晶体静态漏电流却反而增加，摩尔定律每两年电晶体面积缩减一半的好处，并无法让晶片的功耗密度减半，相同面积的晶片将会消耗比以往更大的电流。
故为了降低功耗，除了低工作电压设计外，多工作电压与多闸极电压的设计普遍可见。然而，对于可靠度测试系统而言，动辄 10 组以上的系统电源需求，将挑战可靠度设备电源数目的极限。
同时 1V 或甚至低于 1V 的 core power（主电源）低工作电压，将使得 IC power margin （馀裕度）越来越小，电路板上的 power IR drop（电压降）或者 power ripple（涟波），将容易造成 IC 可靠度测试出错，因此规划一个终端杏鑫注册登录的 HTOL 可靠度测试环境，从设备选择、PCB 电路板模拟与製作，以及各种细节与设计上的考量，必须大幅严谨于ㄧ般逻辑 IC。
三、异质整合挑战:热消散路径複杂化
异质整合（heterogeneous integration）是杏鑫注册登录一项重要的趋势，为了加快不同晶片间的传输频宽，不同製程的晶片被整合在一个封装内，常见如 HBM/Sensor/MEMS/Antenna 等，经由 TSV/RDL/bump/interposer 等製程手法，让各个晶片并排或堆迭起来（图一），这将大幅度提升异质晶片间的资料传递效率与得到更低的耗电。
但是，越複杂的堆迭架构，热产生与热消散路径将複杂化，例如较大功耗晶片不一定位在封装中心位置，各个晶片厚度可能不尽相同，将使得晶片产生的热消散与热感测方式不同于传统封装，如何在可靠度测试时正确量测与监控晶片温度变得更加複杂。
